01 EMC实用技巧和建议 如何使用近场探头抑制LVDS连接的干扰

MFA and ChipScan-ESA for measuring emitted interference of the common mode currents

图 1测量装置示意图

LVDS 驱动器(以及 LVDS 接受器)可能成为强干扰发射源。如果电缆和插拔连接器的屏蔽有缺陷,由 LVDS 引起的干扰则可能渗透,进而成为干扰发射源。

LVDS驱动器中多余的共模电流往往是干扰发射的起因。共模电流与LVDS模块的类型密切相关。实践经验显示,LVDS接受器也可能向LVDS导线中释放大量的共模电流。传输系统的插拔连接器对于共模电流的抗干扰能力往往不如对差模电流的抗扰能力。对称传输系统能够耦合出更强的共模电流,而差模电流则由于传输系统的对称性而相互抵消,并由此受到抑制。如果插拔连接器中对称的导线相对于屏蔽的结构不对称,将会从插拔连接器中耦合出额外的差模电流。测量技术有助于识别共模电流的问题,从而有针对性地在正确的位置采取排除干扰的补救措施。

为此需要对LVDS驱动器和接受器的引脚进行高分辨率测量。MFA-R 0.2-6近场探头能够达到测量要求的分辨率。

测量装置的构建如图1所示。通过RJ-45插口和适配线将LVDS模块连接,并使用MFA-R 0.2-6近场探头测量其引脚,如图2和图3所示。

图 2:使用MFA-R 0.2-6在LVDS接受器的一对引脚1和2之间进行测量
图 3:使用MFA-R 0.2-6在LVDS接受器的一对引脚1和2之外进行测量 (引脚3 NC)。

如果LVDS引脚对载有差模电流,引脚之间的场将相互叠加(图 4),在引脚之间产生的磁场比引脚之外更强。如果 LVDS引脚对载有共模电流,共模电流产生的的磁场在引脚之间相互抵消(图 5),因此在LVDS引脚对之间测得的场强最弱,而LVDS引脚对之外测得的场强较高。

图 4 LVDS引脚对中差模电流的场示意图
图 5 LVDS针脚对中共模电流的场示意图

基于这些相互关系,在使用MFA-R 0.2-6磁场探头探测过程中,可以定义两个至关重要的测量位置。一者是将探头的线圈面置于 LVDS的引脚对之间(图 2),再者是将探头面置于 LVDS的 引脚对外侧(图 3)。测量结果如图 6和图 7所示。红色的曲线为LVDS引脚对之间的测量结果(图 2),蓝色线为LVDS引脚对之外的测量结果(图 3)。

图 6 LVDS驱动器引脚对磁场的测量结果。
图 7 LVDS接受器引脚对磁场的测量结果。

测量使用的软件是ChipScan-ESA测量和记录软件。从测量结果中可以确认是否存在共模电流或者差模电流。

TTL-LVDS驱动器输出引脚对的电流(图 6)主要是差模电流。引脚5和引脚6之间测得的场强最大,而在引脚对之外位置测得的场强最小(图 4),场强之间较小的差异则表明还存在附加的共模电流成分。

采用同样的方法测量LVDS-TTL接受器的输入引脚对(引脚1和2)。结果显示,引脚之间的场比引脚对之外的场弱(图 7)。这就意味着,接受器产生了共模电流(图 5)。

LVDS-TTL驱动器和TTL-LVDS接受器的共模电流通过RJ-45插口输出并通过连接适配线产生干扰发射。集成在TTL-LVDS驱动器输出端(引脚5和6)以及在LVDS-TTL接受器输入端(引脚1和2)上的数据线节流元件能够避免这一情况下干扰的发生。

LVDS-TTL接受器能够产生共模电流,乍一看视乎很不寻常。通常情况下人们不会预期到这样的现象。

如果没有对共模电流进行分析,也就不会想到在输入端引脚上采取数据线节流措施。

LVDS输入端是否输出共模电流,取决于 LVDS模块的类型,同样,LVDS驱动器也可能产生共模电流。也就是说,引脚对输出何种形式的电流,是共模电流或是差模电流,与模块的内部线路有关,对于集成电路用户而言无法预测。如果不通过 MFA-R 0.2-6 近场探头进行测量分析,就无法识别其相互关系,也无法采取有效的干扰抑制措施。